专注收集记录技术开发学习笔记、技术难点、解决方案
网站信息搜索 >> 请输入关键词:
您当前的位置: 首页 > Verilog

《FPGA全程进阶-实战演示》第三章之PCB设计之去耦电容

发布时间:2011-06-30 07:18:53 文章来源:www.iduyao.cn 采编人员:星星草
《FPGA全程进阶---实战演练》第三章之PCB设计之去耦电容

1.关于去耦电容为何需要就近摆放?

     大多数资料有提到过,去耦电容就近放置,是从减小回路电感的角度去谈及摆放问题,其实还有一个原则就是去耦半径的问题,如果电容离着芯片位置较远,超过去耦半径,会起不到去耦效果。

       考虑去耦半径的最好办法就是考察噪声源和电容补偿电流之间的相位关系。当芯片对电流的需求发生变化时,会在电源平面的一个很小的局部区域内产生电压扰动,电容要补偿这一电流(电压),就必须感知到这一电压扰动。信号在介质中传播需要一定的时间,因此发生局部电压扰动到电容感知到需要有一定的时间延迟,因此必然造成噪声源和电容补偿电流之间的相位上的不一致。特定的电容,对与它自谐振频率相同的噪声补偿效果最好,我们以这个频率来衡量这种相位关系。当扰动区到电容的距离到达时,补偿电流的相位为和噪声源相位刚好差180°,即完全反相,此时补偿电流不再起作用,去耦作用失效,补偿的能量无法及时送达,为了能有效传递补偿能量,应使噪声源和补偿电流之间的相位差尽可能的小,最好是同相位的。距离越近,相位差越小,补偿能量传递越多,如果距离为0,则补偿能量百分之百传递到扰动区,这就要求噪声源距离电容尽可能得近。

       对于大电容,因为其谐振频率很低,对应的波长非常长,因为去耦半径很大,所以不用去怎么关心大电容在电路板上的放置位置的原因,对于小电容,因为去耦半径很小,需要靠近去耦的芯片。

       如下图是笔者当时设计的STM核心板的PCB图。

wpsB80D.tmp

图3.3 去耦电容原理图

        电源部分的原理图,图3.4是相应的PCB图。

wpsB82D.tmp

图3.4 去耦电容PCB摆放

友情提示:
信息收集于互联网,如果您发现错误或造成侵权,请及时通知本站更正或删除,具体联系方式见页面底部联系我们,谢谢。

其他相似内容:

热门推荐: