专注收集记录技术开发学习笔记、技术难点、解决方案
网站信息搜索 >> 请输入关键词:
您当前的位置: 首页 > Verilog

Quartus 综合时出现有关问题

发布时间:2011-06-30 07:18:03 文章来源:www.iduyao.cn 采编人员:星星草
Quartus 综合时出现问题

1. Critical Warning (332012): Synopsys Design Constraints File file not found: 'led_test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.

这个问题,一般情况下可以忽略,但是当你设置Tools 选项中的Options中的Massage中的Promote critical warning messages to error messages,打勾后,综合编译就会一直提示错误,使得编译无法通过,无法往下进行。

 

友情提示:
信息收集于互联网,如果您发现错误或造成侵权,请及时通知本站更正或删除,具体联系方式见页面底部联系我们,谢谢。

其他相似内容:

热门推荐: